تتحدث Tsmc عن عملية التصنيع الخاصة بها في 5nm finfet

دخلت عملية التصنيع الجديدة 7Nm FinFET (CLN7FF) من TSMC مرحلة الإنتاج الضخم ، وبالتالي يخطط الصهر بالفعل لخريطة طريق عملية 5 نانومتر ، والتي تأمل أن تكون جاهزة في وقت ما في عام 2020.

تتحدث شركة TSMC عن تحسينات في عملية 5nm ، والتي ستستند إلى تقنية EUV

ستكون 5nm ثاني عملية تصنيع TSMC تستخدم الطباعة الحجرية المتطرفة UltraViolet (EUV) ، والتي تتيح زيادة كبيرة في كثافة الترانزستور ، مع تقليل المساحة بنسبة 70٪ مقارنة بـ 16nm. ستكون العقدة الأولى للشركة التي تستخدم تقنية EUV هي 7nm + (CLN7FF +) ، على الرغم من أن EUV سيتم استخدامها بشكل مقتصد للحد من التعقيد عند نشرها لأول مرة.

نوصي بقراءة منشوراتنا حول بنية AMD Zen 2 في 7 نانومتر سيتم تقديمها هذا العام 2018

سيكون هذا بمثابة مرحلة تعليمية لاستخدام EUV إلى حد كبير في عملية 5nm المستقبلية ، والتي ستوفر انخفاضًا بنسبة 20 ٪ في استهلاك الطاقة مع نفس الأداء ، أو زيادة في الأداء بنسبة 15 ٪ بنفس استهلاك الطاقة ، مقارنة بـ 7 نانومتر. حيث سيكون هناك تحسينات كبيرة مع 5 نانومتر ، فهو في تقليل المساحة بنسبة 45٪ ، مما سيسمح بوضع 80٪ من الترانزستورات في نفس وحدة المساحة أكثر من 7 نانومتر ، وهو ما سيسمح بإنشاء رقائق معقدة للغاية بأحجام أصغر بكثير.

يريد TSMC أيضًا مساعدة المهندسين المعماريين على تحقيق سرعات أعلى للساعة ، ولهذا الغرض ، ذكر أن وضع "الجهد المنخفض للغاية للغاية" (ELTV) الجديد سيسمح بزيادة ترددات الرقاقة بنسبة تصل إلى 25٪ ، على الرغم من أن الشركة المصنعة لم تدخل في تفاصيل كبيرة حول هذه التقنية أو نوع رقائق البطاطس التي يمكن تطبيقها عليها.

خط Overclock3d