Pcie 5.0 ، يعمل كل من cxl 1.1 و ccix بالفعل بسرعة 32 gt / s لكل مسار

عرضت Synopsys حلول CXL الخاصة بها بالإضافة إلى CCIX 1.1 عبر PCIe 5.0 في ArmTechCon 2019. يشير العرض إلى أن IP الخاص بالشركة جاهز وجاهز للترخيص من قبل الشركات المصنعة للتكنولوجيا.

أظهرت سينوبسيس حلول CXL الخاصة بها بالإضافة إلى CCIX 1.1 عبر PCIe 5.0

CXL و CCIX عبارة عن بروتوكولات ربط من رقاقة إلى رقاقة لتوصيل المعالجات بمسرعات متنوعة تحافظ على اتساق الذاكرة وذاكرة التخزين المؤقت في أوقات الاستجابة المنخفضة. تم تصميم كلا البروتوكولين للأنظمة غير المتجانسة باستخدام وحدات المعالجة المركزية التقليدية بالاقتران مع المسرعات ذات البنى العددية والمتجهية والمصفوفة والمكانية.

يستخدم كل من CXL 1.0 / 1.1 و CCIX 1.1 PCIe 5.0 الذي يعمل بسرعة 32 GT / s لكل مسار ويدعم عرض ارتباطات مختلفة أصلاً. مع نفس قطاع السوق والواجهة المادية نفسها ، تقدم بروتوكولات CXL و CCIX اختلافات عديدة من حيث الأجهزة والبرامج الثابتة / البرامج ، وبالتالي ستتنافس مع بعضها البعض. وفي الوقت نفسه ، يستعد مزودو IP السيليكون لدعم كل من CXL و CCIX لأن لديهم مجموعة واسعة من العملاء.

قدمت Synopsys مؤخرًا حل DesignWare CXL IP المكون من 16 مسارًا لـ SoCs التي سيتم تصنيعها باستخدام تقنيات معالجة 16nm و 10 nm و 7 nm FinFET. تتضمن الحزمة برنامج تشغيل متوافق مع CXL 1.1 (يدعم بروتوكولات CXL.io و CXL.cache و CXL.mem) ومحرك PCIe 5.0 الذي تم اختباره من السيليكون ومحرك PCIe 32 GT / s PHY الذي تم اختباره من السيليكون ، التحقق RAS و VC IP.

قم بزيارة دليلنا للحصول على أفضل اللوحات الأم في السوق

لم تعلن الشركة رسميًا بعد عن توفر حزمة IP DesignWare CCIX 1.1 التي ستسمح بتنفيذ CCIX 1.1 عبر PCIe Gen 5 بسرعة 32 GT / s ، ولكن في ArmTechCon ، أثبتت الشركة أن الحل يعمل بالفعل ، يجلب معه العديد من الفوائد من حيث السرعة والقدرة. سنبقيك على اطلاع.

خط Anandtech