يقوم الميكرون والإيقاع بتحديث حالة ddr5 ، أداء أعلى بنسبة 36٪ من ddr4

في بداية العام ، عقدت Cadence و Micron أول عرض عام لذاكرة DDR5 من الجيل التالي. في حدث TSMC في وقت سابق من هذا الشهر ، قدمت الشركتان بعض التحديثات حول تطوير تكنولوجيا الذاكرة الجديدة.

يناقش ميكرون والإيقاع تقدمهما في ذاكرة DDR5

الميزة الرئيسية لذاكرة DDR5 SDRAM هي قدرة الرقائق ، وليس فقط الأداء العالي والاستهلاك المنخفض للطاقة. من المتوقع أن تزيد الذاكرة DDR5 من معدلات الإدخال / الإخراج من 4،266 إلى 6،400 طن متري / ثانية ، مع انخفاض جهد الإمداد 1.1 فولت ونطاق ارتعاش مسموح بنسبة 3٪. من المتوقع أيضًا استخدام قناتين مستقلتين 32/40 بت لكل وحدة (بدون / أو مع ECC). بالإضافة إلى ذلك ، ستحسن DDR5 من كفاءة ناقل الأوامر ، وخطط ترقية أفضل ، ومجموعة أكبر من البنوك لمزيد من الأداء. يستمر الإيقاع ليقول أن الوظيفة المحسنة لـ DDR5 ستسمح بنسبة 36٪ أعلى من عرض النطاق الترددي الحقيقي مقارنةً بـ DDR4 حتى عند 3200 MT / s ، وبمجرد 4800 MT / s ، سيكون النطاق الترددي الفعلي أعلى بنسبة 87٪. مقارنةً بالذاكرة DDR4-3200. ستكون إحدى أهم خصائص الذاكرة DDR5 هي كثافة الرقائق المتجانسة التي تتجاوز 16 جيجابايت.

نوصي بقراءة منشوراتنا على سلسلة Intel Core 9000 تدعم ما يصل إلى 128 جيجابايت من ذاكرة الوصول العشوائي

تمتلك شركات DRAM الرائدة بالفعل رقائق DDR4 متجانسة بسعة 16 جيجا بايت ، لكن هذه الأجهزة لا يمكنها تقديم ساعات متطرفة بسبب قوانين الفيزياء. لذلك ، فإن شركات مثل Micron لديها الكثير من العمل الذي يتعين القيام به في محاولة لجمع الكثافات العالية والأداء DRAM في عصر DDR5. على وجه الخصوص ، تهتم ميكرون بوقت احتجاز متغير وحالات أخرى على المستوى الذري ، بمجرد أن تصل تقنيات الإنتاج المستخدمة لـ DRAM إلى 10-12 نانومتر. ببساطة ، في حين أن معيار DDR5 يستوعب الكثافة وأداء الزفاف ، لا يزال هناك الكثير من السحر الذي يتعين القيام به من قبل صانعي DRAM.

تتوقع ميكرون بدء إنتاج رقائق 16 جيجا بايت باستخدام عملية التصنيع `` دون 18 نانومتر '' بحلول نهاية عام 2019 ، على الرغم من أن هذا لا يعني بالضرورة أن التطبيقات الفعلية التي تحتوي على هذه الذاكرة ستكون متاحة بحلول نهاية العام المقبل. لقد طبق Cadence بالفعل DDR5 IP (وحدة تحكم + PHY) باستخدام تقنيات معالجة N7 (7nm DUV) و N7 + (7nm DUV + EUV) من TSMC.

نظرًا للفوائد الرئيسية لـ DDR5 ، ليس من المستغرب أن يتوقع Cadence أن تكون الخوادم هي أول التطبيقات التي تستخدم النوع الجديد من DRAM. يعتقد Cadence أن SoC من العملاء الذين يستخدمون عملية N7 + سيدعمونها ، مما يعني بشكل أساسي أن الرقائق يجب أن تدخل السوق في عام 2020.

خط Techpowerup