إنتل تعلن عن بحيرة تتالي جديدة من زيون مع ما يصل إلى 48 نواة

أعلنت إنتل عن العائلة التالية لمعالجات Xeon Cascade Lake التي تخطط لإطلاقها في النصف الأول من العام المقبل. تمثل الأجزاء الجديدة تحسنًا كبيرًا ، مع ما يصل إلى 48 نواة و 12 قناة لذاكرة DDR4 لكل مقبس ، مما يدعم ما يصل إلى مقبسين.

ستحتوي Intel Xeon Cascade Lake على تصميم غير متجانسة

تقدم معالجات كاسكيد ليك هذه مستوى أعلى من الأداء من معالجات Xeon Scalable (SP). تستخدم رقائق Xeon SP اليوم قالبًا متآلفًا ، مع ما يصل إلى 28 نواة و 56 خيطًا. بدلاً من ذلك ، سيكون Cascade Lake AP معالجًا متعدد الرقائق مع وفاة متعددة في حزمة واحدة. تستخدم AMD نهجًا مشابهًا لمنتجاتها المماثلة ، حيث تستخدم معالجات EPYC أربعة قوالب في كل عبوة.

نوصي بقراءة مقالتنا عن AMD حيث يمكن أن تحل مشاكل الذاكرة الخاصة بـ EPYC Rome مع مفسر

من المحتمل أن يكون الانتقال إلى تصميم متعدد الرقائق لأنه كلما كبرت الصفائف وأكبر ، من المرجح أن تحتوي على عيب. يساعد استخدام عدة قوالب صغيرة على منع هذه العيوب. نظرًا لأن عملية التصنيع 10nm من Intel لا تزال غير جيدة بما يكفي للإنتاج في السوق بكميات كبيرة ، ستواصل Xeons الجديدة استخدام نسخة من عملية 14nm الخاصة بالشركة. سيتطلب الحجم الهائل من قنوات الذاكرة مقبسًا ضخمًا ، والذي يعتبر حاليًا موصل 5903 pin.

على وجه الخصوص ، تسرد Intel عدد نواة واحد فقط لهذه المعالجات ، بدلاً من تركيبة عدد النواة والخيوط المعتادة. من غير الواضح ما إذا كان هذا يعني أن المعالجات الجديدة لن تحتوي على HT ، أو إذا كانت الشركة تفضل التأكيد على النوى المادية وتجنب بعض المخاوف الأمنية التي قد تعرضها HT في سيناريوهات استخدام معينة.

بشكل عام ، تطالب الشركة بتحسين الأداء بنسبة 20 في المائة مقارنةً بـ Xeon SPs الحالية و 240 بالمائة مقارنة بـ AMD's EPYC ، مع تحقيق مكاسب أعلى في أعباء العمل التي تتطلب استخدام نطاق ترددي كبير. الذاكرة. ستتضمن المعالجات الجديدة سلسلة من تعليمات AVX512 الجديدة المصممة لتحسين أداء الشبكات العصبية العاملة.

خط Techpowerup