يمكن لـ AMD إصلاح مشاكل ذاكرة روما الملحمية باستخدام مفسر

عادت AMD إلى القدرة التنافسية في سوق مراكز البيانات من خلال معالجات الأعمال EPYC ، والتي تتكون من وحدات تصل إلى أربعة صفيفات Zeppelin 8 نواة. يحتوي كل صفيف على الجسر الشمالي المدمج الخاص به ، والذي يتحكم في ذاكرة DDR4 ثنائية القناة ومعقد جذر 3.0 PCI-Express Gen 3.0. في التطبيقات التي تتطلب استخدامًا مكثفًا لعرض النطاق الترددي للذاكرة ، يقدم نهج الذاكرة غير المحلي هذا اختناقات في التصميم يمكن معالجتها في روما الجديدة.

سيكون لدى AMD EPYC Rome تصميم ذاكرة متجانسة

تبرز عائلة معالجات Ryzen Threadripper WX العديد من هذه الاختناقات ؛ في حالة تطبيقات تشفير الفيديو التي تتطلب الكثير من الذاكرة ، يُنظر إلى انخفاض الأداء كمصفوفات بدون وصول مباشر للإدخال / الإخراج من الفرقة الذاكرة. حل AMD لهذه المشكلة هو تصميم وحدة المعالجة المركزية مع تعطيل Northbridge. يمكن تنفيذ هذا الحل في الجيل الثاني من معالجات EPYC ، التي تحمل الاسم الرمزي " Rome ".

نوصي بقراءة مقالتنا حول مراجعة AMD Ryzen Threadripper 2990WX باللغة الإسبانية

قد يرى الجيل القادم من وحدات المعالجة المركزية من AMD تصميمًا مركزيًا لوحدة التحكم في النظام محاطًا بالقوالب ، والتي يمكن أن تكون جميعها في مداخل سيليكون ، وهو نفس النوع الموجود في وحدات معالجة الرسومات Vega 10 و Fiji. الوسيط عبارة عن مصفوفة سيليكونية تسهل الأسلاك المجهرية عالية الكثافة بين مصفوفات MCM. على عكس الجيل الحالي من معالجات EPYC ، فإن واجهة الذاكرة هذه متجانسة حقًا ، تمامًا مثل تنفيذ Intel.

تتميز وحدة التحكم في النظام أيضًا بجذر PCI-Express gen 4.0 x96 جذر ، والذي يمكنه التعامل مع ما يصل إلى ست بطاقات رسومات عرض النطاق الترددي x16 ، أو ما يصل إلى اثني عشر على x8. تدمج المصفوفة أيضًا الجسر الجنوبي ، والمعروف باسم Server Controller Hub ، الذي ينفذ واجهات الإدخال / الإخراج الشائعة مثل SATA و USB وغيرها من I / O ذات النطاق الترددي المنخفض ، بالإضافة إلى بعض خطوط PCIe الأخرى.

خط Techpowerup