يموت AMD ميلان ، الجيل القادم epyc cpus 15

يبدو أن AMD تعمل على شيء مثير للغاية. وفقًا للمصادر ، فإنهم يعملون بنشاط على تصميم 15 يموت لـ EPYC AMD Milan. بالنظر إلى أن أحد هؤلاء يجب أن يكون يموت IO ، فهذا يعني أنه سيكون هناك متغير واحد على الأقل من ميلان مع 14 وفاة مقارنة بـ 8 في روما.

أيه إم دي ميلانو ، الجيل القادم من وحدات المعالجة المركزية EPYC ستحصل على 15 وفاة

ووفقًا لـ Wccftech ، أطلب من مهندس ، أن يكون من بين 14 وفاة أن تكون ذاكرة HBM.

تحتوي 8 قنوات DDR4 على عرض نطاق ترددي متاح يكفي للتعامل مع 10 صفائف وحدة المعالجة المركزية (80 نواة وحدة المعالجة المركزية) إلى أقصى حد. هذا يعني أنهم يبحثون عن تخطيط صفيف 8 (64 نواة CPU) أو تخطيط صفيف 10 عندما يتعلق الأمر بجانب وحدة المعالجة المركزية. إذا تركنا مصفوفة الإدخال والإخراج جانباً ، فإن هذا يترك 6 أو 4 وفاة في عداد المفقودين ومن المحتمل أن ينتهي بها الأمر كذاكرة HBM ، وفقاً للمضاربة.

قد تقدم HBM تسارعًا كبيرًا ، ولكن هذا يعني أن هذا المتغير الخاص سيستخدم مسببًا. باختصار ، هذا يعني أنه ما لم تقرر AMD تأخير هذا البديل حتى DDR5 ، فهي إما تكوين 8 + 6 + 1 (CPU + HBM + IO) أو تكوين 10 + 4 + 1 (CPU + HBM + IO).

قم بزيارة دليلنا حول أفضل المعالجات في السوق

يمكن أن يكون التصميم المستند إلى المتداخل مع HBM على متن الطائرة قادرًا على توفير أوقات وصول ونقل أسرع بكثير من الذاكرة التقليدية القائمة على DDR ، حيث يمكن لقناة DDR أن تكون بمثابة عنق الزجاجة. سيؤدي هذا إلى بعض التسارع الكبير للتطبيقات التي تعتمد بشكل كبير على الذاكرة.

الجدير بالذكر أن التسريبات السابقة أشارت إلى أن AMD Milan لديها تصميم 8 + 1. اعتمادًا على كيفية تفسير ذلك ، قد يعني ذلك أنه سيكون لدى ميلان خياران. سنبقيك على اطلاع.

خط Wccftech